硅晶体管在信号的放大和开关中起着关键作用，几乎在所有电子设备中都不可或缺，从智能手机到汽车无不如此。然而，硅半导体技术因一种基本的物理极限所制约，无法在低于某个电压的情况下运行。

　　这种极限被称为“玻尔兹曼压制”，限制了计算机及其他电子设备的能效，尤其在当前人工智能技术快速的提升的背景下，能效问题尤为突出。

　　为了解决硅材料的这一根本性限制，MIT 的研究人员采用一套独特的超薄半导体材料，制造出一种不一样的三维晶体管。

　　他们的器件采用仅几纳米宽的垂直纳米线设计，能在远低于传统设备的电压下高效运行，同时性能媲美最先进的硅晶体管。

　　“这种技术有可能取代硅，使之具备目前硅材料的所有功能，但能效更高，”MIT 博士后、论文主要作者 Yanjie Shao 说。

　　这些晶体管利用量子力学特性，在几平方纳米的面积内实现了低电压操作与高性能的平衡。由于体积极小，这些 3D 晶体管能够在计算机芯片上实现更高的集成密度，从而造就快速而高效的电子设备。

　　“在传统物理学的框架下，我们能走的路有限。但 Yanjie 的研究展示了通过不同的物理机制，我们能取得更好的成果。尽管这种技术商业化面临诸多挑战，但从概念上看，这确实是一项突破，”论文的资深作者、MIT 电气工程与计算机科学系（EECS）Donner 工程教授 Jesús del Alamo 说。

　　在电子设备中，硅晶体管通常用作开关。对晶体管施加电压后，电子会跨越一个能垒，从而使晶体管从“关”变为“开”，即完成一次开关操作。通过这一种开关过程，晶体管以二进制方式来进行计算。

　　晶体管的“开-关”斜率反映了开关转换的陡峭程度。斜率越陡，开启晶体管所需电压越低，能效也越高。

　　但由于电子在跨越能垒时的运动方式，玻尔兹曼压制要求晶体管在室温下需要一个最低电压才能完成切换。

　　为了突破硅材料的物理极限，MIT 的研究人员采用了不同的半导体材料组合——锑化镓和砷化铟，并利用量子力学中的一种独特现象——量子隧穿，设计了新型器件。

　　量子隧穿指的是电子穿透障碍的能力。研究人员制作的隧穿晶体管利用这一特性，使电子不必跨越能垒，而是穿透能垒，从而完成切换。

　　不过，虽然隧穿晶体管能轻松实现较陡的开关斜率，但通常电流较低，限制了其在高性能应用中的表现。为满足复杂应用需求，需要更高的电流来驱动强大的晶体管开关。

　　利用 MIT.nano 纳米级研究设施中的工具，工程师们能够精确控制晶体管的三维结构，构建出直径仅为 6 纳米的垂直纳米线异质结构。目前，这被认为是全球已报道的最小 3D 晶体管。

　　如此精密的工程设计使他们可以在实现高电流的同时保持陡峭的开关斜率。这是通过一种称为量子限域的现象实现的。

　　量子限域发生在电子被限制在一个极小空间中无法自由运动的情况下。在这种条件下，电子的有效质量和材料特性发生明显的变化，使电子更容易穿过能垒。

　　由于晶体管体积极小，研究人能在制造极薄能垒的同时，设计出非常强的量子限域效应。

　　“我们在设计这些材料异质结构方面有很大的灵活性，从而可以在一定程度上完成非常薄的隧穿能垒，这使我们也可以获得非常高的电流，”Shao 说。

　　“我们现在真的进入了单纳米级的尺寸领域。全球只有少数团队能在这一范围内制作出高质量的晶体管。Yanjie 在如此极小的尺寸下制造出性能好的晶体管，能力非凡，”del Alamo 说。

　　测试表明，这一些器件的开关斜率小于传统硅晶体管的物理极限，其性能也比同类隧穿晶体管高出约 20 倍。

　　“这是我们第一次在这种设计中实现如此陡峭的开关斜率，”Shao 补充道。

　　目前，研究人员正努力改进制造工艺，以使整个芯片上的晶体管更为一致。在如此微小的器件中，哪怕1纳米的差异都会影响电子行为并改变器件的运行表现。他们还在探索垂直鳍状结构，以进一步提升芯片上器件的一致性。